在日常的學習、工作、生活中，肯定對各類范文都很熟悉吧。相信許多人會覺得范文很難寫？以下是小編為大家收集的優(yōu)秀范文，歡迎大家分享閱讀。

cpu處理方式篇一

cpu，被稱為中央處理器，那么一定就是處理各種數(shù)據(jù)操作的，那么，cpu處理那么龐大的數(shù)據(jù)，采用了哪些技術呢?學習啦小編帶你了解cpu的處理技術。

同時多線程simultaneous multithreading，簡稱smt。smt可通過復制處理器上的結構狀態(tài)，讓同一個處理器上的多個線程同步執(zhí)行并共享處理器的執(zhí)行資源，可最大限度地實現(xiàn)寬發(fā)射、亂序的超標量處理，提高處理器運算部件的利用率，緩和由于數(shù)據(jù)相關或cache未命中帶來的訪問內存延時。當沒有多個線程可用時，smt處理器幾乎和傳統(tǒng)的寬發(fā)射超標量處理器一樣。smt最具吸引力的是只需小規(guī)模改變處理器核心的設計，幾乎不用增加額外的成本就可以顯著地提升效能。多線程技術則可以為高速的運算核心準備更多的待處理數(shù)據(jù)，減少運算核心的閑置時間。這對于桌面低端系統(tǒng)來說無疑十分具有吸引力。intel從3.06ghz pentium 4開始，部分處理器將支持smt技術。

多核心，也指單芯片多處理器(chip multiprocessors，簡稱cmp)。cmp是由美國斯坦福大學提出的，其思想是將大規(guī)模并行處理器中的smp(對稱多處理器)集成到同一芯片內，各個處理器并行執(zhí)行不同的進程。這種依靠多個cpu同時并行地運行程序是實現(xiàn)超高速計算的一個重要方向，稱為并行處理。與cmp比較，smt處理器結構的靈活性比較突出。但是，當半導體工藝進入0.18微米以后，線延時已經超過了門延遲，要求微處理器的設計通過劃分許多規(guī)模更小、局部性更好的基本單元結構來進行。相比之下，由于cmp結構已經被劃分成多個處理器核來設計，每個核都比較簡單，有利于優(yōu)化設計，因此更有發(fā)展前途。ibm 的power 4芯片和sun的majc5200芯片都采用了cmp結構。多核處理器可以在處理器內部共享緩存，提高緩存利用率，同時簡化多處理器系統(tǒng)設計的復雜度。但這并不是說明，核心越多，性能越高，比如說16核的cpu就沒有8核的cpu運算速度快，因為核心太多，而不能合理進行分配，所以導致運算速度減慢。在買電腦時請酌情選擇。2005年下半年，intel和amd的新型處理器也將融入cmp結構。新安騰處理器開發(fā)代碼為montecito，采用雙核心設計，擁有最少18mb片內緩存，采取90nm工藝制造。它的每個單獨的核心都擁有獨立的l1，l2和l3 cache，包含大約10億支晶體管。

smp(symmetric multi-processing)，對稱多處理結構的簡稱，是指在一個計算機上匯集了一組處理器(多cpu)，各cpu之間共享內存子系統(tǒng)以及總線結構。在這種技術的支持下，一個服務器系統(tǒng)可以同時運行多個處理器，并共享內存和其他的主機資源。像雙至強，也就是所說的二路，這是在對稱處理器系統(tǒng)中最常見的一種(至強mp可以支持到四路，amd opteron可以支持1-8路)。也有少數(shù)是16路的。但是一般來講，smp結構的機器可擴展性較差，很難做到100個以上多處理器，常規(guī)的一般是8個到16個，不過這對于多數(shù)的用戶來說已經夠用了。在高性能服務器和工作站級主板架構中最為常見，像unix服務器可支持最多256個cpu的系統(tǒng)。

構建一套smp系統(tǒng)的必要條件是：支持smp的硬件包括主板和cpu;支持smp的系統(tǒng)平臺，再就是支持smp的應用軟件。為了能夠使得smp系統(tǒng)發(fā)揮高效的性能，操作系統(tǒng)必須支持smp系統(tǒng)，如winnt、linux、以及unix等等32位操作系統(tǒng)。即能夠進行多任務和多線程處理。多任務是指操作系統(tǒng)能夠在同一時間讓不同的cpu完成不同的任務;多線程是指操作系統(tǒng)能夠使得不同的cpu并行的完成同一個任務。

要組建smp系統(tǒng)，對所選的cpu有很高的要求，首先、cpu內部必須內置apic(advanced programmable interrupt controllers)單元。intel 多處理規(guī)范的核心就是高級可編程中斷控制器(advanced programmable interrupt controllers–apics)的使用;再次，相同的產品型號，同樣類型的cpu核心，完全相同的運行頻率;最后，盡可能保持相同的產品序列編號，因為兩個生產批次的cpu作為雙處理器運行的時候，有可能會發(fā)生一顆cpu負擔過高，而另一顆負擔很少的情況，無法發(fā)揮最大性能，更糟糕的是可能導致死機。

numa即非一致訪問分布共享存儲技術，它是由若干通過高速專用網絡連接起來的獨立節(jié)點構成的系統(tǒng)，各個節(jié)點可以是單個的cpu或是smp系統(tǒng)。在numa中，cache 的一致性有多種解決方案，一般采用硬件技術實現(xiàn)對cache的一致性維護，通常需要操作系統(tǒng)針對numa訪存不一致的特性(本地內存和遠端內存訪存延遲和帶寬的不同)進行特殊優(yōu)化以提高效率，或采用特殊軟件編程方法提高效率。numa系統(tǒng)的例子。這里有3個smp模塊用高速專用網絡聯(lián)起來，組成一個節(jié)點，每個節(jié)點可以有12個cpu。像sequent的系統(tǒng)最多可以達到64個cpu甚至256個cpu。顯然，這是在smp的基礎上，再用numa的技術加以擴展，是這兩種技術的結合。

亂序執(zhí)行(out-of-orderexecution)，是指cpu允許將多條指令不按程序規(guī)定的順序分開發(fā)送給各相應電路單元處理的技術。這樣將根據(jù)個電路單元的狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應電路單元執(zhí)行，在這期間不按規(guī)定順序執(zhí)行指令，然后由重新排列單元將各執(zhí)行單元結果按指令順序重新排列。采用亂序執(zhí)行技術的目的是為了使cpu內部電路滿負荷運轉并相應提高了cpu的運行程序的速度。

(branch)指令進行運算時需要等待結果，一般無條件分枝只需要按指令順序執(zhí)行，而條件分枝必須根據(jù)處理后的結果，再決定是否按原先順序進行。

許多應用程序擁有更為復雜的讀取模式(幾乎是隨機地，特別是當cache hit不可預測的時候)，并且沒有有效地利用帶寬。典型的這類應用程序就是業(yè)務處理軟件，即使擁有如亂序執(zhí)行(out of order execution)這樣的cpu特性，也會受內存延遲的限制。這樣cpu必須得等到運算所需數(shù)據(jù)被除數(shù)裝載完成才能執(zhí)行指令(無論這些數(shù)據(jù)來自cpu cache還是主內存系統(tǒng))。當前低段系統(tǒng)的內存延遲大約是120-150ns，而cpu速度則達到了4ghz以上，一次單獨的內存請求可能會浪費200-300次cpu循環(huán)。即使在緩存命中率(cache hit rate)達到99.9%的情況下，cpu也可能會花50%的時間來等待內存請求的結束-比如因為內存延遲的緣故。

在處理器內部整合內存控制器，使得北橋芯片將變得不那么重要，改變了處理器訪問主存的方式，有助于提高帶寬、降低內存延時和提升處理器性制造工藝：intel的i5可以達到28納米，在將來的cpu制造工藝可以達到22納米。